Limiting 회로와 Clamping 회로의 설계
페이지 정보
작성일 19-10-21 07:11
본문
Download : Limiting 회로와 Clamping 회로의 설계.hwp
입력전압에서 Cut in Voltage 이상은 잘라낸 파형이 나오게 된다된다. (Cut-In 전압을 0.7V로 가정하여 설계한다.
장 비
개 수
Function generator
1대
DC Power Supply
1대
Oscilloscope
1대
Diode : 1N914 or KDS160
1개
Resistor 100kΩ 10%
1개
Capacitor 0.1uF
1개
Resistor 5kΩ 10%
1개
2. 준비물 및 유의사항
3. 설계실습 計劃書(계획서)
3.1 Limiting 회로의 特性
3.1.1 Limiting 회로의 설계
Cut-In 전압 아래로 파형이 나오는 Limiting Circuit을 설계하여 제출한다.
3.1.2 Limiting 회로의 출력 特性
그림 14.1의 각각의 회로에서 3V 위로, 아래로 파형이 나오도록 의 값을 설계하여 제출한다.
( R=5KΩ, =5sinwt(V) f=1kHz 사용 )
파형 상으로 입력전압의 0.7V이상은 잘라낸 파형이 나오는 것을 확인할 수 있으며, 이는 Diode의 Cut in Voltage로 인한 것으로 입력전압이 음의 전압 일 때에는 다이오드에 전류가 흐르지 않게 되어 값과 값이 같게 되나 양의 전압 일 때에는 다이오드에 전류가 통해 는 항상 Diode의 컷인 전압에 머무르게 된다된다.)
① 3V 위로 파형이 나오게 하는 회로
출력파형 상으로 3V 위로 파형이 나오는 것을 볼 수 있다아 Cut in Voltage를 고려하면 DC전압을 3.7V만 걸어주면 되지만 실제 Simulation 결과 DC전압을 3.9V를 걸어주어야 3V이상의 출력파형이 나오게 되는 것을 알 수 있다아
② 3V 아래로 파형이 나오게 하는 회로
출력파형 상으로 3V…(To be continued )
다.
Limiting 회로와 Clamping 회로의 설계
Limiting,회로와,Clamping,회로,설계,기타,레포트
Download : Limiting 회로와 Clamping 회로의 설계.hwp( 72 )
레포트/기타
Limiting 회로와 Clamping 회로의 설계
Limiting 회로와 Clamping 회로의 설계 , Limiting 회로와 Clamping 회로의 설계기타레포트 , Limiting 회로와 Clamping 회로 설계
설명
순서
전자회로 설계실습 예비보고서
(설계실습 12. Limiting 회로와 Clamping 회로의 설계)
1. 목적
Limiting 회로와 Clamping 회로를 설계하고, 구현, 측정(measurement), 평가한다.
장 비
개 수
Function generator
1대
DC Power Supply
1대
Oscilloscope
1대
Diode : 1N914 or KDS160
1개
Resistor 100kΩ 10%
1개
Capacitor 0.1uF
1개
Resistor 5kΩ 10%
1개
2. 준비물 및 유의사항
3. 설계실습 計劃書(계획서)
3.1 Limiting 회로의 特性
3.1.1 Limiting 회로의 설계
Cut-In 전압 아래로 파형이 나오는 Limiting Circuit을 설계하여 제출한다.
( R=5KΩ, =5sinwt(V) f=1kHz 사용 )
파형 상으로 입력전압의 0.7V이상은 잘라낸 파형이 나오는 것을 확인할 수 있으며,...
전자회로 설계실습 예비보고서
(설계실습 12. Limiting 회로와 Clamping 회로의 설계)
1. 목적
Limiting 회로와 Clamping 회로를 설계하고, 구현, 측정(measurement), 평가한다.
